圖中所示電路，若X（t）=1，Q（t）=0，觸發(fā)器的新態(tài)和輸出是（）。
A.Q（t+1）=0，Z（t）=0
B.Q（t+1）=0，Z（t）=1
C.Q（t+1）=1，Z（t）=0
D.Q（t+1）=1，Z（t）=1
您可能感興趣的試卷
你可能感興趣的試題
A.11010100
B.00101011
C.10100110
D.01010011
A.00010010
B.10010010
C.10010001
D.11101110
A.1V
B.2V
C.3V
D.4V
A.A’+AB+B’D
B.（A’+B）（B’+C ’）
C.C+B+B’C
D.（A’+B’）（A’+C）
A.異或門
B.或門
C.或非門
D.與門
最新試題
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是（）。
?如圖電路，描述正確的是（）。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。