?數(shù)字設(shè)計(jì)的層次主要有（）。

要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

?下圖邏輯單元實(shí)現(xiàn)的功能為（）。

邏輯函之間滿足（）關(guān)系。

已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。

電路結(jié)構(gòu)如圖所示，該電路是（）。

如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。

若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。

?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。