A.余3碼
B.5421碼
C.余3循環(huán)碼
D.格雷碼
您可能感興趣的試卷
你可能感興趣的試題
A.狀態(tài)數(shù)目更多
B.狀態(tài)數(shù)目更少
C.觸發(fā)器更多
D.觸發(fā)器一定更少
A.電路未達(dá)到最簡(jiǎn)
B.電路有多個(gè)輸出
C.電路中的時(shí)延
D.邏輯門(mén)類(lèi)型不同
A.主從R-S觸發(fā)器
B.基本R-S觸發(fā)器
C.主從J-K觸發(fā)器
D.以上均有約束條件
A.n
B.2n
C.2n-1
A.6
B.7
C.8
D.9
最新試題
?下圖邏輯單元實(shí)現(xiàn)的功能為（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。
邏輯函之間滿(mǎn)足（）關(guān)系。
?數(shù)字設(shè)計(jì)的層次主要有（）。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。
關(guān)于集成塊的輸出單元，下列說(shuō)法中正確的是（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
CC4000系列的CMOS門(mén)電路不能直接接（）系列的門(mén)電路。
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T(mén)觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。