A.6
B.7
C.8
D.9
您可能感興趣的試卷
你可能感興趣的試題
A.差動(dòng)放大電路
B.集成運(yùn)放電路
C.RC振蕩電路
D.邏輯運(yùn)算電路
比較兩個(gè)兩位二進(jìn)制數(shù)A=A1A0和B=B1B0，當(dāng)A>B時(shí)輸出F=1，則F的表達(dá)式是（）。
A.A
B.B
C.C
D.D
在CP作用下，欲使D觸發(fā)器具有Qn+1=
的功能，其D端應(yīng)接（）
A.1
B.0
C.Qn
D.
或非門(mén)構(gòu)成的基本RS觸發(fā)器，輸入端SR的約束條件是（）
A.A
B.B
C.C
D.D
最新試題
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
?數(shù)字設(shè)計(jì)的層次主要有（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
如圖所示，則F=（）。
CC4000系列的CMOS門(mén)電路不能直接接（）系列的門(mén)電路。
關(guān)于集成塊的輸出單元，下列說(shuō)法中正確的是（）。
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。