單項(xiàng)選擇題設(shè)計(jì)一個(gè)四位二進(jìn)制碼的奇偶位發(fā)生器（假定采用偶檢驗(yàn)碼），需要（）個(gè)異或門。
A.2
B.3
C.4
D.5
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題要使JK觸發(fā)器在時(shí)鐘作用下的次態(tài)與現(xiàn)態(tài)相反，JK端取值應(yīng)為（）。
A.JK=00
B.JK=01
C.JK=10
D.JK=11
2.單項(xiàng)選擇題下列四種類型的邏輯門中，可以用（）實(shí)現(xiàn)三種基本運(yùn)算。
A.與門
B.或門
C.非門
D.與非門
3.單項(xiàng)選擇題標(biāo)準(zhǔn)或-與式是由（）構(gòu)成的邏輯表達(dá)式。
A.與項(xiàng)相或
B.最小項(xiàng)相或
C.最大項(xiàng)相與
D.或項(xiàng)相與
4.單項(xiàng)選擇題表示任意兩位無符號(hào)十進(jìn)制數(shù)需要（）二進(jìn)制數(shù)。
A.6
B.7
C.8
D.9
5.單項(xiàng)選擇題A⊕1⊕0⊕1⊕1⊕0⊕1=（）。
A.A
B.0
C.1
最新試題
?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。
題型：?jiǎn)雾?xiàng)選擇題
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
題型：?jiǎn)雾?xiàng)選擇題
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
題型：?jiǎn)雾?xiàng)選擇題
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
題型：?jiǎn)雾?xiàng)選擇題
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是（）。
題型：?jiǎn)雾?xiàng)選擇題
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。
題型：多項(xiàng)選擇題
?如圖電路，描述正確的是（）。
題型：?jiǎn)雾?xiàng)選擇題
要使CMOS門輸入高電平，不能使用的方法為（）。
題型：?jiǎn)雾?xiàng)選擇題
電路結(jié)構(gòu)如圖所示，該電路是（）。
題型：?jiǎn)雾?xiàng)選擇題
?如圖所示電路論述正確的是（）。
題型：多項(xiàng)選擇題