填空題全加器是一種實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)以及來自低位的進(jìn)位相加,產(chǎn)生()及()功能的邏輯電路。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候,輸出應(yīng)該為()。
題型:單項(xiàng)選擇題
要使JK觸發(fā)器在時(shí)鐘脈沖作用下,實(shí)現(xiàn)輸出,則輸入信號應(yīng)為()。
題型:單項(xiàng)選擇題
關(guān)于集成塊的輸出單元,下列說法中正確的是()。
題型:多項(xiàng)選擇題
電路結(jié)構(gòu)如圖所示,該電路是()。
題型:單項(xiàng)選擇題
?數(shù)字設(shè)計(jì)的層次主要有()。
題型:多項(xiàng)選擇題
?如圖電路,描述正確的是()。
題型:單項(xiàng)選擇題
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。
題型:多項(xiàng)選擇題
?利用開關(guān)代數(shù)的公理或定理,判斷與(x+y’)’等價(jià)的邏輯關(guān)系為()。
題型:單項(xiàng)選擇題
CC4000系列的CMOS門電路不能直接接()系列的門電路。
題型:單項(xiàng)選擇題
如圖,是151的電路設(shè)計(jì),其中輸入端的使用了6個(gè)反相器,而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè),為什么這么設(shè)計(jì)()。
題型:單項(xiàng)選擇題