單項選擇題為實現將JK觸發(fā)器轉換為D觸發(fā)器,應使()

A.
B.
C.
D.


您可能感興趣的試卷

最新試題

要使JK觸發(fā)器在時鐘脈沖作用下,實現輸出,則輸入信號應為()。

題型:單項選擇題

若n個變量的同或運算和異或運算結果相同,則n為奇數()

題型:判斷題

?BCD碼譯碼器如果不允許輸入大于9的數值的時候,當輸入10時,輸出為()。

題型:單項選擇題

為實現將D觸發(fā)器轉換為T觸發(fā)器,下圖所示電路的虛框內應是()。

題型:單項選擇題

?若集成塊內部為驅動單元提供的驅動能力為1X,對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅動能力),該輸出單元的延遲時間(從a到y(tǒng))相當于()個內部標準門級聯的延遲時間。

題型:單項選擇題

?數字設計的層次主要有()。

題型:多項選擇題

如圖,此電路的輸入端I0_L是低電平有效,輸出A2A1A0是高電平有效,AVALID有效表示的是()。

題型:單項選擇題

如圖,是151的電路設計,其中輸入端的使用了6個反相器,而實現邏輯功能應該可以省掉三個,為什么這么設計()。

題型:單項選擇題

與模擬電路相比,數字系統(tǒng)的優(yōu)越性主要體現在()。

題型:多項選擇題

若集成塊內部為驅動單元提供的驅動能力為1X,最小反相器(1X)延遲時間為2,對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅動能力),該輸出單元的延遲時間(從a到y(tǒng))最接近于()。

題型:單項選擇題