二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。

邏輯函之間滿足（）關(guān)系。

?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。

?如圖電路，描述正確的是（）。

輸出端不能直接線與的門電路有（）。

?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。

使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。

?下圖邏輯單元實(shí)現(xiàn)的功能為（）。

為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。

要使CMOS門輸入高電平，不能使用的方法為（）。