?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時(shí)間。

要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

?下圖邏輯單元實(shí)現(xiàn)的功能為（）。

輸出端不能直接線與的門電路有（）。

?數(shù)字設(shè)計(jì)的層次主要有（）。

?十進(jìn)制數(shù)178.5對應(yīng)的余3碼是（）。

電路結(jié)構(gòu)如圖所示，該電路是（）。

若n個(gè)變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同，則n為奇數(shù)（）

對于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。

已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。