?若集成塊內(nèi)部為驅動單元提供的驅動能力為1X，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當于（）個內(nèi)部標準門級聯(lián)的延遲時間。

?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當輸入10時，輸出為（）。

如圖所示，則F=（）。

已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡表達式為（）。

CC4000系列的CMOS門電路不能直接接（）系列的門電路。

已知有二輸入邏輯門，只有當輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關系為（）。

要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

若集成塊內(nèi)部為驅動單元提供的驅動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

?構成數(shù)字電路最基本的器件主要有（）。

如圖電路實現(xiàn)的邏輯函數(shù)是（）。