問答題在A、B、C三個輸入信號中,A的優(yōu)先權最高,B次之,C最低,它們的輸出分別用YA、YB、YC表示,要求同一時間內(nèi)只有一個信號輸出。如有兩個或三個信號同時輸入時,則只有優(yōu)先權最高的信號輸出,使用門電路設計一個能實現(xiàn)此要求的邏輯電路。
您可能感興趣的試卷
你可能感興趣的試題
4.多項選擇題出現(xiàn)下列五種邏輯門中哪幾種的輸出可以并聯(lián)使用。()
A.TTL集電極開路門;
B.普通具有推拉式輸出的TTL與非門;
C.TTL三態(tài)輸出門;
D.普通CMOS門;
E.CMOS三態(tài)輸出門。
5.問答題
試畫出實現(xiàn)如下功能的CMOS電路圖。
最新試題
?十進制數(shù)178.5對應的余3碼是()。
題型:單項選擇題
若集成塊內(nèi)部為驅動單元提供的驅動能力為1X,最小反相器(1X)延遲時間為2,對于下圖所示的輸出緩沖設計(圖中反相器上面標注了相應的驅動能力),該輸出單元的延遲時間(從a到y(tǒng))最接近于()。
題型:單項選擇題
如圖所示,則F=()。
題型:多項選擇題
輸出端不能直接線與的門電路有()。
題型:單項選擇題
電路結構如圖所示,該電路是()。
題型:單項選擇題
使用74HC138實現(xiàn)邏輯函數(shù)正確的是()。
題型:單項選擇題
與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。
題型:多項選擇題
CC4000系列的CMOS門電路不能直接接()系列的門電路。
題型:單項選擇題
已知有二輸入邏輯門,只有當輸X和Y都為1時,輸出F才為1,則X,Y與F的邏輯關系為()。
題型:單項選擇題
要使CMOS門輸入高電平,不能使用的方法為()。
題型:單項選擇題