設(shè)計(jì)一個(gè)如題圖所示的優(yōu)先排隊(duì)電路，其優(yōu)先順序?yàn)?br /> （1）當(dāng)A＝1時(shí)，不論B、C、D為何值，W燈亮；
（2）當(dāng)A＝0、B＝1時(shí)，不論C、D為何值，X燈亮，其余燈不亮；
（3）當(dāng)A＝B＝0、C＝1時(shí)，不論D為何值，Y燈亮，其余燈不亮；
（4）當(dāng)A＝B＝C＝0、D＝1時(shí)，Z燈亮，其余燈不亮；
（5）當(dāng)A＝B＝C＝D＝0時(shí)，所有燈不亮。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。
?用3線-8線譯碼器74138（邏輯符號(hào)如下圖所示）和與非門實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門。?
?具有3個(gè)選擇控制端的數(shù)據(jù)選擇器能對(duì)（）個(gè)輸入數(shù)據(jù)進(jìn)行選擇，對(duì)應(yīng)選擇輸入端的任何一種取值，可選中（）個(gè)輸入數(shù)據(jù)輸出。?
下圖所示組合邏輯電路，其功能是（）。
用5G555構(gòu)成的施密特觸發(fā)器具有（）個(gè)穩(wěn)態(tài)。
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。
輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線與”的門電路有（）。
下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。
設(shè)計(jì)一個(gè)判斷輸入8421碼表示的十進(jìn)制數(shù)是否大于5的組合邏輯電路，至少需要（）個(gè)邏輯門。
一個(gè)n位的D/A換器的分辨率為（）。