如圖所示，則F=（）。

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價的邏輯關(guān)系為（）。

?十進(jìn)制數(shù)22.37對應(yīng)的二進(jìn)制數(shù)是（）。

?數(shù)字設(shè)計的層次主要有（）。

?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當(dāng)輸入10時，輸出為（）。

?下圖邏輯單元實現(xiàn)的功能為（）。

關(guān)于集成塊的輸出單元，下列說法中正確的是（）。

?當(dāng)共陰極7段數(shù)碼管顯示2的時候，輸出應(yīng)該為（）。

要使CMOS門輸入高電平，不能使用的方法為（）。