邏輯函之間滿足（）關(guān)系。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

?構(gòu)成數(shù)字電路最基本的器件主要有（）。

?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為（）。

二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。

若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。

與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。

?下圖邏輯單元實(shí)現(xiàn)的功能為（）。

關(guān)于集成塊的輸出單元，下列說法中正確的是（）。

輸出端不能直接線與的門電路有（）。