多項選擇題在（）種輸入情況下，“或非”運算的結(jié)果是邏輯0。
A.全部輸入是0
B.全部輸入是1
C.任一輸入為0，其他輸入為1
D.任一輸入為1
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題在（）輸入情況下，“與非”運算的結(jié)果是邏輯0。
A.全部輸入是0
B.任一輸入是0
C.僅一輸入是0
D.全部輸入是1
2.單項選擇題
邏輯函數(shù)
=（）
A.A
B.B
C.C
D.D
3.單項選擇題
在同步方式下，JK觸發(fā)器的現(xiàn)態(tài)
則應使（）
A.A
B.B
C.C
D.D
4.單項選擇題一個T觸發(fā)器，在T=1時，來一個時鐘脈沖后，則觸發(fā)器（）
A.保持原態(tài)
B.置0
C.置1
D.翻轉(zhuǎn)
5.單項選擇題
在CP作用下，欲使D觸發(fā)器具有
的功能，其D端應接（）
A.A
B.B
C.C
D.D
最新試題
?十進制數(shù)22.37對應的二進制數(shù)是（）。
題型：單項選擇題
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
題型：單項選擇題
?十進制數(shù)178.5對應的余3碼是（）。
題型：單項選擇題
與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
題型：多項選擇題
若n個變量的同或運算和異或運算結(jié)果相同，則n為奇數(shù)（）
題型：判斷題
為實現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應是（）。
題型：單項選擇題
對于D觸發(fā)器，如果時鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。
題型：多項選擇題
如圖，是151的電路設計，其中輸入端的使用了6個反相器，而實現(xiàn)邏輯功能應該可以省掉三個，為什么這么設計（）。
題型：單項選擇題
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
題型：單項選擇題
要使CMOS門輸入高電平，不能使用的方法為（）。
題型：單項選擇題