在同步方式下，JK觸發(fā)器的現(xiàn)態(tài)
則應(yīng)使（）
A.A
B.B
C.C
D.D
您可能感興趣的試卷
你可能感興趣的試題
A.保持原態(tài)
B.置0
C.置1
D.翻轉(zhuǎn)
在CP作用下，欲使D觸發(fā)器具有
的功能，其D端應(yīng)接（）
A.A
B.B
C.C
D.D
比較兩個兩位二進制數(shù)A=A1A0和B=B1B0，當A>B時輸出F=1，則F的表達式是（）
A.A
B.B
C.C
D.D
A.驅(qū)動方程簡單
B.使用觸發(fā)器的個數(shù)少
C.工作速度快
D.以上說法都不對
測得某邏輯門輸入A、B和輸出F的波形如下圖，則F（A，B）的表達式是（）
A.A
B.B
C.C
D.D
最新試題
?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價的邏輯關(guān)系為（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
約束項在函數(shù)化簡時可以當作1，是因為在實際電路中，這種輸入組合根本不可能會讓其發(fā)生。
?當共陰極7段數(shù)碼管顯示2的時候，輸出應(yīng)該為（）。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
TTL門電路具有負載能力強、抗干擾能力強和轉(zhuǎn)換速度高等特點。
?數(shù)字設(shè)計的層次主要有（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
?如圖所示電路論述正確的是（）。
為實現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。