單項(xiàng)選擇題當(dāng)JK觸發(fā)器的次態(tài)Qn+1=，則輸入J，K為（）。
A.0，0
B.0，1
C.1，0
D.1，1
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題當(dāng)D觸發(fā)器的次態(tài)等于現(xiàn)態(tài)時，其輸入端D=（）。
A.0
B.1
C.Q
2.單項(xiàng)選擇題下列哪一種邏輯門的輸出不能并聯(lián)使用？（）
A.TTL集電級開路門（OC門）
B.TTL三態(tài)輸出門
C.具有推拉式輸出的TTL
D.CMOS三態(tài)輸出門
3.單項(xiàng)選擇題與非門的兩個輸入端為下列哪一種時，其輸出為0？（）
A.1，l
B.1，0
C.0，1
D.0，0
4.單項(xiàng)選擇題下列布爾代數(shù)恒等式哪項(xiàng)不正確？（）
A.X+XY＝X
B.（X+Y）（Y+Z）＝X+YZ
C.X（X+Y）＝X
5.單項(xiàng)選擇題二進(jìn)制數(shù)-0.0110的補(bǔ)碼是（）。
A.1.1010
B.1.0101
C.1.0110
D.1.1011
最新試題
已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡后電路需要的觸發(fā)器應(yīng)為（）個。
題型：單項(xiàng)選擇題
設(shè)計(jì)一個判斷輸入8421碼表示的十進(jìn)制數(shù)是否大于5的組合邏輯電路，至少需要（）個邏輯門。
題型：單項(xiàng)選擇題
?設(shè)計(jì)一個mealy型的110序列檢測器，需要（）個觸發(fā)器，而設(shè)計(jì)moore型的110序列檢測器則需要（）個觸發(fā)器。?
題型：單項(xiàng)選擇題
下圖所示電路的功能是（）。
題型：單項(xiàng)選擇題
?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯誤的是（）。
題型：單項(xiàng)選擇題
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。
題型：單項(xiàng)選擇題
?已知脈沖異步時序邏輯電路如下圖所示，其功能是（）。
題型：單項(xiàng)選擇題
現(xiàn)場可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。
題型：多項(xiàng)選擇題
用5G555構(gòu)成的施密特觸發(fā)器具有（）個穩(wěn)態(tài)。
題型：單項(xiàng)選擇題
一個n位的D/A換器的分辨率為（）。
題型：單項(xiàng)選擇題