如圖電路實現(xiàn)的邏輯函數(shù)是（）。

要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應(yīng)為（）。

如圖所示，則F=（）。

?兩個二進制數(shù)的補碼相加，有溢出的是（）。

?十進制數(shù)178.5對應(yīng)的余3碼是（）。

電路結(jié)構(gòu)如圖所示，該電路是（）。

?十進制數(shù)22.37對應(yīng)的二進制數(shù)是（）。

?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當輸入10時，輸出為（）。

為實現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。