您可能感興趣的試卷
你可能感興趣的試題
A.NMOS
B.CMOS
C.TTL
D.ECL
用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=AB+
，應使（）
A.D0=D2=0，D1=D3=1
B.D0=D2=1，D1=D3=0
C.D0=D0=0，D2=D3=1
D.D0=D0=1，D2=D3=0
A.n
B.2*n
C.2n
D.2n+1
A.4
B.8
C.16
D.32
JK觸發(fā)器在CP脈沖作用下，欲使Qn+1=
，則輸入信號應為（）
A.0=J=K
B.J=Q，K=
C.J=
，K=Q
D.J=Q，K=0
最新試題
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當于（）個內(nèi)部標準門級聯(lián)的延遲時間。
約束項在函數(shù)化簡時可以當作1，是因為在實際電路中，這種輸入組合根本不可能會讓其發(fā)生。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡表達式為（）。
要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應為（）。
對于D觸發(fā)器，如果時鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。
輸出端不能直接線與的門電路有（）。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當輸入10時，輸出為（）。
?十進制數(shù)22.37對應的二進制數(shù)是（）。