?如圖電路，描述正確的是（）。

電路結(jié)構(gòu)如圖所示，該電路是（）。

要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應(yīng)為（）。

TTL門電路具有負載能力強、抗干擾能力強和轉(zhuǎn)換速度高等特點。

?如圖所示電路論述正確的是（）。

?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當(dāng)于（）個內(nèi)部標準門級聯(lián)的延遲時間。

?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當(dāng)輸入10時，輸出為（）。

要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

要使CMOS門輸入高電平，不能使用的方法為（）。

如圖電路實現(xiàn)的邏輯函數(shù)是（）。