問答題畫出實現(xiàn)下列函數(shù)的邏輯電路圖，分別使用二輸入端“與非門”和兩輸入端“或非門”實現(xiàn)。邏輯表達式為：L（A，B，C，D）=AB+CD，L（A，B，C，D）=AB+C，L（A，B，C，D）=AB+BC
您可能感興趣的試卷
最新試題
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
題型：單項選擇題
?十進制數(shù)22.37對應(yīng)的二進制數(shù)是（）。
題型：單項選擇題
要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應(yīng)為（）。
題型：單項選擇題
電路結(jié)構(gòu)如圖所示，該電路是（）。
題型：單項選擇題
使用74HC138實現(xiàn)邏輯函數(shù)正確的是（）。
題型：單項選擇題
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
題型：單項選擇題
?數(shù)字設(shè)計的層次主要有（）。
題型：多項選擇題
?如圖所示電路論述正確的是（）。
題型：多項選擇題
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
題型：單項選擇題
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
題型：單項選擇題