A.4KΩ
B.5KΩ
C.10KΩ
D.20KΩ
您可能感興趣的試卷
你可能感興趣的試題
A.1
B.3
C.4
D.8
A.全譯碼可編程陣列
B.全譯碼不可編程陣列
C.非全譯碼可編程陣列
D.非全譯碼不可編程陣列
A.地址線9根,數(shù)據(jù)線1根
B.地址線1根,數(shù)據(jù)線9根
C.地址線512根,數(shù)據(jù)線9根
D.地址線9根,數(shù)據(jù)線512根
A.全部改變
B.全部為1
C.不確定
D.保持不變
A.讀/無(wú)寫(xiě)
B.無(wú)讀/寫(xiě)
C.讀/寫(xiě)
D.無(wú)讀/無(wú)寫(xiě)
最新試題
對(duì)于D觸發(fā)器,如果時(shí)鐘頻率為10MHz,輸出信號(hào)Q的頻率可能是()MHz。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候,當(dāng)輸入10時(shí),輸出為()。
如圖,是151的電路設(shè)計(jì),其中輸入端的使用了6個(gè)反相器,而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè),為什么這么設(shè)計(jì)()。
?構(gòu)成數(shù)字電路最基本的器件主要有()。
要使TTL與非門變成反相器,多余的輸入端不能采用的方法為()。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加,有溢出的是()。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。
輸出端不能直接線與的門電路有()。
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候,輸出應(yīng)該為()。
已知有二輸入邏輯門,只有當(dāng)輸X和Y都為1時(shí),輸出F才為1,則X,Y與F的邏輯關(guān)系為()。