判斷題同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CLK控制。
您可能感興趣的試卷
你可能感興趣的試題
4.單項(xiàng)選擇題欲使D觸發(fā)器按Qn+1=Q’n工作，應(yīng)使輸入D=（）。
A.0
B.1
C.Q
D.Q’
5.多項(xiàng)選擇題欲使JK觸發(fā)器按Qn+1=1工作，可使JK觸發(fā)器的輸入端（）。
A.J=K=1
B.J=1，K=0
C.J=K=Q’
D.J=K=0
E.J=Q’，K=0
最新試題
?數(shù)字設(shè)計(jì)的層次主要有（）。
題型：多項(xiàng)選擇題
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
題型：?jiǎn)雾?xiàng)選擇題
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。
題型：?jiǎn)雾?xiàng)選擇題
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
題型：?jiǎn)雾?xiàng)選擇題
要使CMOS門(mén)輸入高電平，不能使用的方法為（）。
題型：?jiǎn)雾?xiàng)選擇題
輸出端不能直接線與的門(mén)電路有（）。
題型：?jiǎn)雾?xiàng)選擇題
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
題型：?jiǎn)雾?xiàng)選擇題
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。
題型：?jiǎn)雾?xiàng)選擇題
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是（）。
題型：?jiǎn)雾?xiàng)選擇題
?如圖所示電路論述正確的是（）。
題型：多項(xiàng)選擇題