電路結構如圖所示，該電路是（）。

若集成塊內部為驅動單元提供的驅動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

關于集成塊的輸出單元，下列說法中正確的是（）。

為實現(xiàn)將D觸發(fā)器轉換為T觸發(fā)器，下圖所示電路的虛框內應是（）。

使用74HC138實現(xiàn)邏輯函數(shù)正確的是（）。

已知有二輸入邏輯門，只有當輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關系為（）。

若集成塊內部為驅動單元提供的驅動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

如圖電路實現(xiàn)的邏輯函數(shù)是（）。

二進制加法運算包含的輸入、輸出變量有（）。

?利用開關代數(shù)的公理或定理，判斷與（x+y’）’等價的邏輯關系為（）。