輸出端不能直接線與的門電路有（）。

?十進(jìn)制數(shù)178.5對應(yīng)的余3碼是（）。

TTL門電路具有負(fù)載能力強、抗干擾能力強和轉(zhuǎn)換速度高等特點。

使用74HC138實現(xiàn)邏輯函數(shù)正確的是（）。

要使CMOS門輸入高電平，不能使用的方法為（）。

二進(jìn)制加法運算包含的輸入、輸出變量有（）。

?當(dāng)共陰極7段數(shù)碼管顯示2的時候，輸出應(yīng)該為（）。

電路結(jié)構(gòu)如圖所示，該電路是（）。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應(yīng)為（）。