A.00
B.01
C.10
D.11
您可能感興趣的試卷
你可能感興趣的試題
A.保持不變
B.在T=1時(shí)會(huì)發(fā)生改變
C.等于輸入端T的值
D.隨時(shí)間改變
A.3個(gè)
B.4個(gè)
C.6個(gè)
D.10個(gè)
A.1
B.0
C.不變
D.與現(xiàn)態(tài)相反
A.RS=01
B.RS=d1
C.RS=d0
D.RS=10
A.∑m（3，5，6，7）
B.∑m（0，1，2，4）
C.∏m（1，3，5，7）
D.∑M（0，2，4，6）
最新試題
?用3線-8線譯碼器74138（邏輯符號(hào)如下圖所示）和與非門實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門。?
通常，使用參數(shù)（）來衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。
?已知脈沖異步時(shí)序邏輯電路如下圖所示，其功能是（）。
假定某個(gè)電路如圖示，指示燈F和開關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。
用5G555構(gòu)成的施密特觸發(fā)器具有（）個(gè)穩(wěn)態(tài)。
現(xiàn)場(chǎng)可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。
一個(gè)n位的D/A換器的分辨率為（）。
邏輯函數(shù)F（A，B，C，D）=∑m（2，7，8，12，13，14，15）的卡諾圖，下面畫法正確的是（）。
為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。
電平異步時(shí)序邏輯電路工作的基本條件有（）。