A.1
B.0
C.不變
D.與現(xiàn)態(tài)相反
您可能感興趣的試卷
你可能感興趣的試題
A.RS=01
B.RS=d1
C.RS=d0
D.RS=10
A.∑m(3,5,6,7)
B.∑m(0,1,2,4)
C.∏m(1,3,5,7)
D.∑M(0,2,4,6)
A.4個
B.8個
C.15個
D.16個
A.AB
B.ABC
C.BCD
D.ABCD
A.10110
B.11001
C.11010
D.00110
最新試題
現(xiàn)場可編程門陣列FPGA的設(shè)計流程中,下列屬于規(guī)劃設(shè)計階段的工作有()。
假定描述一個同步時序電路的最簡狀態(tài)表中有6個狀態(tài),則該電路中有()個觸發(fā)器,電路中存在()個多余狀態(tài)。?
輸出端與輸出端可以直接連接,實現(xiàn)“線與”的門電路有()。
用5G555構(gòu)成的施密特觸發(fā)器具有()個穩(wěn)態(tài)。
?已知某異步時序電路的流程表如下表所示,其中x1和x2為電路輸入端。分析流程表,電路中有()條反饋回路,當(dāng)()時會發(fā)生臨界競爭。
?用3線-8線譯碼器74138(邏輯符號如下圖所示)和與非門實現(xiàn)函數(shù)的功能時,74138的輸出端()連接與非門。?
下圖所示的PLD連接表示的輸出函數(shù)表達式F等于()。
下圖所示組合邏輯電路,其功能是()。
?已知描述某同步時序電路的狀態(tài)圖如下圖所示,假定輸入序列為x=01011011,初始狀態(tài)為A,則電路的狀態(tài)序列為(),輸出響應(yīng)序列為()。
一個n位的D/A換器的分辨率為()。