A.保持不變
B.在T=1時(shí)會(huì)發(fā)生改變
C.等于輸入端T的值
D.隨時(shí)間改變
您可能感興趣的試卷
你可能感興趣的試題
A.3個(gè)
B.4個(gè)
C.6個(gè)
D.10個(gè)
A.1
B.0
C.不變
D.與現(xiàn)態(tài)相反
A.RS=01
B.RS=d1
C.RS=d0
D.RS=10
A.∑m（3，5，6，7）
B.∑m（0，1，2，4）
C.∏m（1，3，5，7）
D.∑M（0，2，4，6）
A.4個(gè)
B.8個(gè)
C.15個(gè)
D.16個(gè)
最新試題
現(xiàn)場(chǎng)可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。
下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。
?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會(huì)發(fā)生臨界競(jìng)爭(zhēng)。
為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。
一個(gè)n位的D/A換器的分辨率為（）。
用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。
對(duì)于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路，下面的輸入脈沖組合中，（）是允許的。
?用3線-8線譯碼器74138（邏輯符號(hào)如下圖所示）和與非門實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門。?
假定描述一個(gè)同步時(shí)序電路的最簡(jiǎn)狀態(tài)表中有6個(gè)狀態(tài)，則該電路中有（）個(gè)觸發(fā)器，電路中存在（）個(gè)多余狀態(tài)。?
?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。