A.與有用輸入端連在一起
B.懸空
C.接正電源
D.接地
您可能感興趣的試卷
你可能感興趣的試題
A.與非門
B.或非門
C.OC門
D.三態(tài)門
A.或非
B.OC
C.三態(tài)
D.與或非
A.TTL
B.CMOS
B.NMOS
D.PMOS
A.輸出電壓與輸入電壓之間的關(guān)系數(shù)
B.輸iU電壓與輸入電流之間的關(guān)系數(shù)
C.輸出端能帶同類門的今個(gè)數(shù)
D.輸入端數(shù)
A.互為反函數(shù)
B.互為對(duì)偶式
B.相等
D.答案都不正確
A.倒相
B.邏輯乘
C.提高帶負(fù)載能力
D.提高抗干擾能力
A.原子和中子
B.電子和空穴
C.電子和質(zhì)子
D.電子和離子
A.發(fā)射結(jié)正偏置，集電結(jié)反偏置
B.發(fā)射結(jié)正偏置，集電結(jié)正偏置
C.發(fā)射結(jié)反偏置，集電結(jié)正偏置
D.發(fā)射結(jié)反偏置，集電結(jié)反偏置
A.VD>0.5V，VD<0.7V
B.VD>0.7V，VD<0.5V
C.VD>0.7V，VD<0.7V
D.VD>0.5V，VD<0.5V
A.互非
B.對(duì)偶
C.相等
D.無任何關(guān)系
最新試題
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。
以下哪個(gè)編碼不能是二－十進(jìn)制譯碼器的輸入編碼（）
以下代碼中為無權(quán)碼的為（）。
什么是觸發(fā)器的不定狀態(tài)，如何避免不定狀態(tài)的出現(xiàn)？
與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了（）對(duì)轉(zhuǎn)換精度的影響。
雙積分型數(shù)字電壓表是否需要取樣-保持電路？請(qǐng)說明理由。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。
27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。