A.1/3VCC
B.2/3VCC
C.VCC
D.1/2VCC
您可能感興趣的試卷
你可能感興趣的試題
A.產(chǎn)生矩形波
B.產(chǎn)生延遲作用
C.存儲(chǔ)器信號(hào)
D.把緩慢信號(hào)變成矩形波
A.時(shí)序邏輯
B.施密特觸發(fā)器
C.單穩(wěn)態(tài)觸發(fā)器
D.多諧振蕩器
A.電路簡(jiǎn)單
B.頻率穩(wěn)定度高
C.振蕩頻率高
D.振蕩頻率低
A.3
B.4
C.5
D.6
A.畫(huà)原始狀態(tài)轉(zhuǎn)換圖
B.進(jìn)行狀態(tài)編碼
C.求時(shí)鐘方程
D.求驅(qū)動(dòng)方程
最新試題
具有“有1出0、全0出1”功能的邏輯門是()
7系列EPROM存儲(chǔ)的數(shù)據(jù)是()可擦除的。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
一個(gè)兩輸入端的門電路,當(dāng)輸入為10時(shí),輸出不是1的門電路為()
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
簡(jiǎn)述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
用1M×4的DRAM芯片通過(guò)()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。