A.1/3VCC
B.2/3VCC
C.VCC
D.1/2VCC
您可能感興趣的試卷
你可能感興趣的試題
A.產(chǎn)生矩形波
B.產(chǎn)生延遲作用
C.存儲(chǔ)器信號(hào)
D.把緩慢信號(hào)變成矩形波
A.時(shí)序邏輯
B.施密特觸發(fā)器
C.單穩(wěn)態(tài)觸發(fā)器
D.多諧振蕩器
A.電路簡(jiǎn)單
B.頻率穩(wěn)定度高
C.振蕩頻率高
D.振蕩頻率低
A.3
B.4
C.5
D.6
A.畫原始狀態(tài)轉(zhuǎn)換圖
B.進(jìn)行狀態(tài)編碼
C.求時(shí)鐘方程
D.求驅(qū)動(dòng)方程
A.l~10
B.1~16
C.1~99
D.1~100
A.1-~15
B.1~16
C.1~32
D.1~256
A.環(huán)形計(jì)數(shù)器
B.扭環(huán)形計(jì)數(shù)器
C.移位寄存器
D.序列信號(hào)檢測(cè)器
A.5
B.10
C.31
D.32
A.計(jì)數(shù)器
B.寄存器
C.全加器
D.序列信號(hào)檢測(cè)器
最新試題
利用2個(gè)74LS138和1個(gè)非門,可以擴(kuò)展得到1個(gè)()線譯碼器。
()在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用,其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。
TTL與非門閾值電壓UT的典型值是()
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
一個(gè)16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個(gè)。
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()