A.有1出1，全0出0
B.有0出0，全1出1
C.有1出0、全0出1
D.有0出1，全1出0
您可能感興趣的試卷
你可能感興趣的試題
A.有1出1，全0出0
B.有0出0，全1出1
C.有1出0、全0出1
D.有0出1，全1出0
A.飽和區(qū)和放大區(qū)
B.放大區(qū)和截止區(qū)
C.飽和區(qū)和截止區(qū)
D.集電區(qū)和發(fā)射區(qū)
A.全局布線區(qū)
B.通用邏輯塊
C.輸出布線區(qū)
D.輸出控制單元
A.可編程邏輯陣列
B.可編程陣列邏輯
C.通用陣列邏輯
D.專用陣列邏輯
A.與非與非
B.異或
C.最簡與或
D.最簡或與
最新試題
ROM可以用來存儲程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。
以下代碼中為無權(quán)碼的為（）。
7系列EPROM存儲的數(shù)據(jù)是（）可擦除的。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案，比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn)，設(shè)計(jì)方案是最佳嗎？簡述理由。
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
具有“有1出0、全0出1”功能的邏輯門是（）
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲器。
根據(jù)什么判斷簡單電路中的險象存在？
（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個重要用途是構(gòu)成數(shù)據(jù)總線。
一個VHDL模塊是否必須有一個實(shí)體和一個結(jié)構(gòu)體？是否可以有多個實(shí)體和結(jié)構(gòu)體？簡述它們的作用。