?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當于（）個內(nèi)部標準門級聯(lián)的延遲時間。

為實現(xiàn)將D觸發(fā)器轉換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應是（）。

若n個變量的同或運算和異或運算結果相同，則n為奇數(shù)（）

CC4000系列的CMOS門電路不能直接接（）系列的門電路。

?如圖所示電路論述正確的是（）。

?如圖電路，描述正確的是（）。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

邏輯函之間滿足（）關系。

已知有二輸入邏輯門，只有當輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關系為（）。

?十進制數(shù)178.5對應的余3碼是（）。