A.激勵方程
B.輸出方程
C.輸入方程
D.轉(zhuǎn)移方程
您可能感興趣的試卷
你可能感興趣的試題
A.D觸發(fā)器
B.D鎖存器
C.JK觸發(fā)器
D.T觸發(fā)器
A.D
B.T
C.JK
D.D或T
A.同步清零不受時(shí)鐘控制，只要reset有效，立即復(fù)位
B.異步清零不受時(shí)鐘控制，只要reset有效，立即復(fù)位
C.同步清零和異步清零都要受到時(shí)鐘控制，只有在時(shí)鐘觸發(fā)沿才會進(jìn)行復(fù)位
D.同步清零和異步清零都不受時(shí)鐘控制，直接復(fù)位
A.S=0，R=0，然后S=R=1
B.S=1，R=1，然后S=R=0
C.S端或R端輸入信號的脈沖寬度過小
D.S=1，R=1，然后S=0，R=1
A.特征方程為：Q*=S +R’·Q，約束條件為：S·R=1
B.特征方程為：Q*=S’+R·Q，約束條件為：S·R=1
C.特征方程為：Q*=S’+R·Q，約束條件為：S·R=0
D.特征方程為：Q*=S +R’·Q，約束條件為：S·R=0
最新試題
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡表達(dá)式為（）。
電路結(jié)構(gòu)如圖所示，該電路是（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。
約束項(xiàng)在函數(shù)化簡時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會讓其發(fā)生。
?如圖所示電路論述正確的是（）。