A.與門陣列和或門陣列
B.一個(gè)計(jì)數(shù)器
C.一個(gè)或陣列
D.一個(gè)寄存器
您可能感興趣的試卷
你可能感興趣的試題
TTL與非門的多余腳懸空等效于()
A.A
B.B
C.C
D.D
A.3個(gè)
B.4個(gè)
C.6個(gè)
D.10個(gè)
A.接入濾波電路
B.利用觸發(fā)器
C.加入選通脈沖
D.修改邏輯設(shè)計(jì)
A.CP=1
B.CP上升沿
C.CP下降沿
D.分兩次處理
A.真值表和邏輯表達(dá)式
B.卡諾圖和邏輯圖
C.波形圖和狀態(tài)圖
最新試題
要使CMOS門輸入高電平,不能使用的方法為()。
?構(gòu)成數(shù)字電路最基本的器件主要有()。
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是()。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,最小反相器(1X)延遲時(shí)間為2,對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))最接近于()。
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是()。
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
CC4000系列的CMOS門電路不能直接接()系列的門電路。
如圖,此電路的輸入端I0_L是低電平有效,輸出A2A1A0是高電平有效,AVALID有效表示的是()。
關(guān)于集成塊的輸出單元,下列說法中正確的是()。
與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。