邏輯函之間滿足（）關(guān)系。

使用74HC138實現(xiàn)邏輯函數(shù)正確的是（）。

?十進(jìn)制數(shù)178.5對應(yīng)的余3碼是（）。

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。

要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

輸出端不能直接線與的門電路有（）。

與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。

關(guān)于集成塊的輸出單元，下列說法中正確的是（）。

電路結(jié)構(gòu)如圖所示，該電路是（）。