A.嵌入式陣列快
B.邏輯陣列快
C.可編程連線陣列
D.I/O單元
您可能感興趣的試卷
你可能感興趣的試題
A.CPLD
B.EPLD
C.GAL
D.FPGA
A.ROM
B.PLA
C.GAL
D.CPLD
A.VHDL和Verilog HDL
B.VHDL和AHDL
C.AHDL和Verilog HDL
D.Verilog HDL和MHDL
A.電路板設(shè)計(jì)自動(dòng)化
B.電子設(shè)計(jì)自動(dòng)化
C.電子設(shè)計(jì)計(jì)算機(jī)化
D.電路設(shè)計(jì)計(jì)算機(jī)化
最新試題
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
如圖所示，則F=（）。
?如圖所示電路論述正確的是（）。
電路結(jié)構(gòu)如圖所示，該電路是（）。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
輸出端不能直接線與的門電路有（）。
邏輯函之間滿足（）關(guān)系。