如圖電路實現的邏輯函數是（）。

?十進制數178.5對應的余3碼是（）。

關于集成塊的輸出單元，下列說法中正確的是（）。

為實現將D觸發(fā)器轉換為T觸發(fā)器，下圖所示電路的虛框內應是（）。

要使JK觸發(fā)器在時鐘脈沖作用下，實現輸出，則輸入信號應為（）。

輸出端不能直接線與的門電路有（）。

要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

TTL門電路具有負載能力強、抗干擾能力強和轉換速度高等特點。

若集成塊內部為驅動單元提供的驅動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

對于D觸發(fā)器，如果時鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。