輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線與”的門電路有（）。

現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。

現(xiàn)場可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。

下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。

?已知描述某同步時(shí)序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。

使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。

?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯誤的是（）。

用PROM設(shè)計(jì)一個2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。

已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡后電路需要的觸發(fā)器應(yīng)為（）個。

下圖所示電路的功能是（）。