?具有3個選擇控制端的數(shù)據(jù)選擇器能對（）個輸入數(shù)據(jù)進行選擇，對應選擇輸入端的任何一種取值，可選中（）個輸入數(shù)據(jù)輸出。?

設計一個Moore型同步可重疊的“1101”序列檢測器，至少需要（）個觸發(fā)器。

設計一個判斷輸入8421碼表示的十進制數(shù)是否大于5的組合邏輯電路，至少需要（）個邏輯門。

現(xiàn)場可編程門陣列FPGA的基本結(jié)構由（）組成。

已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡后電路需要的觸發(fā)器應為（）個。

下圖所示CMOS電路實現(xiàn)的邏輯是（）。

現(xiàn)場可編程門陣列FPGA的設計流程中，下列屬于規(guī)劃設計階段的工作有（）。

用5G555構成的施密特觸發(fā)器具有（）個穩(wěn)態(tài)。

?已知脈沖異步時序邏輯電路如下圖所示，其功能是（）。

電平異步時序邏輯電路工作的基本條件有（）。