A.F=AB
B.F=A+B
C.A+BC
D.F=B+C
您可能感興趣的試卷
你可能感興趣的試題
邏輯函 
，當(dāng)變量的取值為（）時(shí)，將出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。
A.B=C=1
B.B=C=0
C.A=1，C=0
D.A=0，B=0
一個(gè)3：8線的地址譯碼器（74LS138），其控制信G1、
的組合為（）時(shí)才對(duì)輸入進(jìn)行譯碼。
A.110
B.101
C.111
D.100
A.2
B.3
C.4
D.5
A.JK=00
B.JK=01
C.JK=10
D.JK=11
A.與門(mén)
B.或門(mén)
C.非門(mén)
D.與非門(mén)
最新試題
?如圖所示電路論述正確的是（）。
要使TTL與非門(mén)變成反相器，多余的輸入端不能采用的方法為（）。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是（）。
要使CMOS門(mén)輸入高電平，不能使用的方法為（）。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。
已知有二輸入邏輯門(mén)，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為（）。
?數(shù)字設(shè)計(jì)的層次主要有（）。