A.可編程邏輯陣列
B.可編程陣列邏輯
C.通用陣列邏輯
D.只讀存儲器
您可能感興趣的試卷
你可能感興趣的試題
A.與當(dāng)前輸入有關(guān)
B.與當(dāng)前狀態(tài)有關(guān)
C.與當(dāng)前輸入和狀態(tài)都有關(guān)
D.與當(dāng)前輸入和狀態(tài)都無關(guān)
JK觸發(fā)器在CP脈沖作用下，欲使Qn+1=Q，則輸入信號必定不為（）。
A.A
B.B
C.C
D.D
A.RS=X0
B.RS=0X
C.RS=X1
D.RS=1X
在四變量卡諾圖中有（）個小格是“1”
A.13
B.12
C.6
D.5
A.一般TTL與非門
B.集電極開路TTL與非門
C.一般CMOS與非門
D.一般TTL或非門
最新試題
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡表達(dá)式為（）。
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個，為什么這么設(shè)計(jì)（）。
?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為（）。
?兩個二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
?下圖邏輯單元實(shí)現(xiàn)的功能為（）。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時(shí)間。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時(shí)間為2，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
約束項(xiàng)在函數(shù)化簡時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會讓其發(fā)生。