要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應(yīng)為（）。

對于D觸發(fā)器，如果時鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。

?數(shù)字設(shè)計的層次主要有（）。

二進制加法運算包含的輸入、輸出變量有（）。

邏輯函之間滿足（）關(guān)系。

關(guān)于集成塊的輸出單元，下列說法中正確的是（）。

如圖電路實現(xiàn)的邏輯函數(shù)是（）。

?十進制數(shù)178.5對應(yīng)的余3碼是（）。

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。