單項(xiàng)選擇題若在編碼器中有50個(gè)編碼對象,則要求輸出二進(jìn)制代碼位數(shù)為()位。
A.5
B.6
C.10
D.50
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題以下電路中常用于總線應(yīng)用的有()
A.TSL門
B.OC門
C.漏極開路門
D.CMOS與非門
2.單項(xiàng)選擇題以下電路中可以實(shí)現(xiàn)“線與”功能的有()
A.與非門
B.三態(tài)輸出門
C.集電極開路門
D.CMOS與非門
3.單項(xiàng)選擇題在何種輸入情況下,“與非”運(yùn)算的結(jié)果是邏輯0。()
A.全部輸入是0
B.任一輸入是0
C.僅一輸入是0
D.全部輸入是1
4.單項(xiàng)選擇題A+BC=()
A.A+B
B.A+C
C.(A+B)(A+C)
D.B+C
5.單項(xiàng)選擇題以下表達(dá)式中符合邏輯運(yùn)算法則的是()
A.C·C=C2
B.1+1=10
C.0<1
D.A+1=1
最新試題
?如圖電路,描述正確的是()。
題型:單項(xiàng)選擇題
電路結(jié)構(gòu)如圖所示,該電路是()。
題型:單項(xiàng)選擇題
對于D觸發(fā)器,如果時(shí)鐘頻率為10MHz,輸出信號Q的頻率可能是()MHz。
題型:多項(xiàng)選擇題
若n個(gè)變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同,則n為奇數(shù)()
題型:判斷題
如圖,此電路的輸入端I0_L是低電平有效,輸出A2A1A0是高電平有效,AVALID有效表示的是()。
題型:單項(xiàng)選擇題
輸出端不能直接線與的門電路有()。
題型:單項(xiàng)選擇題
約束項(xiàng)在函數(shù)化簡時(shí)可以當(dāng)作1,是因?yàn)樵趯?shí)際電路中,這種輸入組合根本不可能會讓其發(fā)生。
題型:判斷題
要使JK觸發(fā)器在時(shí)鐘脈沖作用下,實(shí)現(xiàn)輸出,則輸入信號應(yīng)為()。
題型:單項(xiàng)選擇題
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
題型:判斷題
邏輯函之間滿足()關(guān)系。
題型:多項(xiàng)選擇題