如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

約束項在函數(shù)化簡時可以當作1，是因為在實際電路中，這種輸入組合根本不可能會讓其發(fā)生。

輸出端不能直接線與的門電路有（）。

如圖電路實現(xiàn)的邏輯函數(shù)是（）。

關(guān)于集成塊的輸出單元，下列說法中正確的是（）。

要使CMOS門輸入高電平，不能使用的方法為（）。

?兩個二進制數(shù)的補碼相加，有溢出的是（）。

?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價的邏輯關(guān)系為（）。

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

TTL門電路具有負載能力強、抗干擾能力強和轉(zhuǎn)換速度高等特點。