填空題OC門稱為()門,多個OC門輸出端并聯(lián)到一起可實(shí)現(xiàn)()。
您可能感興趣的試卷
最新試題
?如圖所示電路論述正確的是()。
題型:多項(xiàng)選擇題
?下圖邏輯單元實(shí)現(xiàn)的功能為()。
題型:單項(xiàng)選擇題
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,對于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))相當(dāng)于()個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。
題型:單項(xiàng)選擇題
?兩個二進(jìn)制數(shù)的補(bǔ)碼相加,有溢出的是()。
題型:多項(xiàng)選擇題
CC4000系列的CMOS門電路不能直接接()系列的門電路。
題型:單項(xiàng)選擇題
要使TTL與非門變成反相器,多余的輸入端不能采用的方法為()。
題型:單項(xiàng)選擇題
?如圖電路,描述正確的是()。
題型:單項(xiàng)選擇題
對于D觸發(fā)器,如果時鐘頻率為10MHz,輸出信號Q的頻率可能是()MHz。
題型:多項(xiàng)選擇題
要使JK觸發(fā)器在時鐘脈沖作用下,實(shí)現(xiàn)輸出,則輸入信號應(yīng)為()。
題型:單項(xiàng)選擇題
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是()。
題型:多項(xiàng)選擇題