若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

約束項在函數(shù)化簡時可以當(dāng)作1，是因為在實際電路中，這種輸入組合根本不可能會讓其發(fā)生。

電路結(jié)構(gòu)如圖所示，該電路是（）。

?數(shù)字設(shè)計的層次主要有（）。

為實現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。

TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點。

要使CMOS門輸入高電平，不能使用的方法為（）。

?構(gòu)成數(shù)字電路最基本的器件主要有（）。

?兩個二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。

如圖電路實現(xiàn)的邏輯函數(shù)是（）。