邏輯函數(shù)F（A，B，C，D）=∑m（2，7，8，12，13，14，15）的卡諾圖，下面畫法正確的是（）。

?具有3個(gè)選擇控制端的數(shù)據(jù)選擇器能對(duì)（）個(gè)輸入數(shù)據(jù)進(jìn)行選擇，對(duì)應(yīng)選擇輸入端的任何一種取值，可選中（）個(gè)輸入數(shù)據(jù)輸出。?

現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。

為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。

電平異步時(shí)序邏輯電路工作的基本條件有（）。

?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。

實(shí)現(xiàn)模（215）10的加法計(jì)數(shù)需要（）片74193。

下面圖示的電路可以實(shí)現(xiàn)（）功能。

?用3線-8線譯碼器74138（邏輯符號(hào)如下圖所示）和與非門實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門。?

輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線與”的門電路有（）。