若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

如圖電路實現(xiàn)的邏輯函數(shù)是（）。

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應(yīng)為（）。

要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

?如圖所示電路論述正確的是（）。

輸出端不能直接線與的門電路有（）。

?下圖邏輯單元實現(xiàn)的功能為（）。

?構(gòu)成數(shù)字電路最基本的器件主要有（）。

?十進制數(shù)22.37對應(yīng)的二進制數(shù)是（）。