填空題組合邏輯電路在任意時(shí)刻的穩(wěn)定輸出信號(hào)取決于()
您可能感興趣的試卷
你可能感興趣的試題
最新試題
?利用開關(guān)代數(shù)的公理或定理,判斷與(x+y’)’等價(jià)的邏輯關(guān)系為()。
題型:?jiǎn)雾?xiàng)選擇題
?數(shù)字設(shè)計(jì)的層次主要有()。
題型:多項(xiàng)選擇題
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加,有溢出的是()。
題型:多項(xiàng)選擇題
要使TTL與非門變成反相器,多余的輸入端不能采用的方法為()。
題型:?jiǎn)雾?xiàng)選擇題
?構(gòu)成數(shù)字電路最基本的器件主要有()。
題型:多項(xiàng)選擇題
?下圖邏輯單元實(shí)現(xiàn)的功能為()。
題型:?jiǎn)雾?xiàng)選擇題
輸出端不能直接線與的門電路有()。
題型:?jiǎn)雾?xiàng)選擇題
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是()。
題型:?jiǎn)雾?xiàng)選擇題
如圖,此電路的輸入端I0_L是低電平有效,輸出A2A1A0是高電平有效,AVALID有效表示的是()。
題型:?jiǎn)雾?xiàng)選擇題
邏輯函之間滿足()關(guān)系。
題型:多項(xiàng)選擇題