集成JK觸發(fā)器CC4027的邏輯符號(hào)如圖所示，說(shuō)明CC4027中有兩個(gè)JK觸發(fā)器。（）
您可能感興趣的試卷
你可能感興趣的試題
圖示為T觸發(fā)器的真值表。（）
關(guān)于圖示74LS112的說(shuō)法錯(cuò)誤的是（）。
A.內(nèi)部有1個(gè)JK觸發(fā)器
B.內(nèi)部有2個(gè)JK觸發(fā)器
C.內(nèi)部有3個(gè)JK觸發(fā)器
D.內(nèi)部有4個(gè)JK觸發(fā)器
同步RS觸發(fā)器的電路如圖所示，對(duì)其結(jié)構(gòu)描述正確的有（）。
A.電路由一個(gè)基本RS觸發(fā)器加兩個(gè)與非門構(gòu)成
B.電路由兩個(gè)基本RS觸發(fā)器構(gòu)成
C.CP時(shí)鐘脈沖作為控制信號(hào)，RS作為輸入信號(hào)
D.CP時(shí)鐘脈沖作為輸入信號(hào)，RS作為控制信號(hào)
基本RS觸發(fā)器的真值表如圖所示，則正常的邏輯功能有（）。
A.Q=0，置0
B.Q=1，置1
C.Q保持不變
D.不定
最新試題
使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。
電平異步時(shí)序邏輯電路工作的基本條件有（）。
反映TTL與非門輸入高電平時(shí)抗干擾能力的外部特性參數(shù)是（）。
?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯(cuò)誤的是（）。
?設(shè)計(jì)一個(gè)mealy型的110序列檢測(cè)器，需要（）個(gè)觸發(fā)器，而設(shè)計(jì)moore型的110序列檢測(cè)器則需要（）個(gè)觸發(fā)器。?
現(xiàn)場(chǎng)可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。
下圖所示組合邏輯電路，其功能是（）。
為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。
假定描述一個(gè)同步時(shí)序電路的最簡(jiǎn)狀態(tài)表中有6個(gè)狀態(tài)，則該電路中有（）個(gè)觸發(fā)器，電路中存在（）個(gè)多余狀態(tài)。?
在正常工作時(shí)，3-8線譯碼器74138的使能端的值為（）。